Čipy nové generace
Když Intel oznámil akvizici firmy Altera vyrábějící specializované programovatelné čipy FPGA (Field Programmable Gate Arrays), bylo zřejmé, že jeho další aktivita ve vývoji procesorů se zaměří na další zvyšování jejich výkonnosti pomocí aplikace těchto technologií. Nyní už představil i první výsledek spojenectví: světově první čip typu SIP (System in Package), který obsahuje paměti HBM2 a integrované SoC a FPGA čipy Stratix 10.
Čipy FPGA jsou programovatelné a nabízejí vysokou flexibilitu pro specializované zaměření na různé výpočetní úlohy. To by mohlo v kombinaci s rychlými pamětmi HBM2 přinést integrované řešení s výrazně vyšším výkonem oproti možnostem, které nabízejí aktuálně dostupné procesory dosavadních generací. Využití najde v náročných aplikacích, jako jsou např. strojové učení, rozpoznávání obrazových dat i zpracování velkých objemů dat nebo zpracování videa ve vysokých rozlišeních (8K) apod.
Intel již dříve kombinoval své procesory se specializovanými FPGA čipy a tento způsob navyšování výkonu bude zřejmě u dalších generací využívat v ještě větší míře. V případě nového řešení je novinka charakterizována výrobcem jako první Stratix 10 FPGA zařízení typu SIP s integrovanými paměťmi HBM2 a architekturou HyperFlex. Rychlé paměťové moduly HBM2 nabízejí velký potenciál díky dobře škálovatelné kapacitě, výkonu a vysoké energetické efektivitě dané využitím velice širokého rozhraní, což znamená, že HBM nemusí k dosažení vysokého výkonu pracovat na vysokých frekvencích. Nabízejí tak nezanedbatelnou rezervu a potenciál do budoucna.
K potřebnému heterogennímu propojení všech částí nového čipu použil Intel své rozhraní EMIB (Embedded Multi-die Interconnect Bridge), což je tzv. 2,5D zařízení, tedy obsahující datové spoje ve více vrstvách s využitím TSV (Through-Silicon Via) vertikálních spojů propojujících vrstvy. HyperFlex architektura založená na 14nm výrobní technologii TriGate, použitá ve zmíněné novince, umožňuje eliminovat kritické cesty a zpoždění směrování. Další významné zlepšení nabízí schopnost dosáhnout dvakrát vyšší výkon základní logiky jádra, a snížení potřeby velmi širokých datových cest a dalších konstrukčních úprav, které vyžaduje architektura konkurenčních řešení. Architektura HyperFlex umožňuje vytvořit vysoce výkonný design s až o 70 % nižšími nároky na napájení díky redukci požadavků z oblasti logiky.
Design HyperFlex řeší některé z otázek, které nastupují při využití vysokých frekvencí v GHz. Hlavním problémem je minimalizace tzv. zpoždění propagace - čas potřebný, aby signál dorazil z jednoho registru do druhého. Nabízí se zkusit tyto procesy urychlit rozšířením sběrnice, aby umožňovala pohyb více prvků současně. Ttakovéto řešení však vyžaduje mnohem větší matrici a spotřebovává více energie. Místo toho využila Altera přidání dalších registrů. Klíčem k úspěchu je, že tyto "hyper-registry” mohou být spojeny nejen s každým směrovacím segmentem na čipu, ale i s dalším vybavením, jako jsou DSP a vložené paměti, a na rozdíl od běžných registrů mohou být i odpojeny.
Na podobném řešení čipů nové generace s vysokým výkonem pracuje rovněž IBM, která uzavřela spojenectví s firmou Xilinx, druhým klíčovým hráčem vyrábějícím programovatelné FPGA čipy. Jejich cílem je posílit rozšíření procesorů IBM Power na serverovém trhu, ovládaném nyní hlavně intelovskými čipy. IBM využije čipy s technologii Xilinxu, pracující s rozhraním CAPI (Coherent Accelerator Processor Interface), které jim umožňuje přímý přístup do paměti cache v procesorech Power, ve svých systémech.
476
.gif)
