Představuje se nový 5nm tranzistor

Nová technologie byla představena na červnové konferenci o technologii a VLSI obvodech v japonském Kjótu. Nový přístup je založen na umístění nanovláken při výrobě čipů do vodorovných vrstev. „Změna z dnešní vertikální architektury na horizontální vrstvy křemíku otevřela na tranzistoru čtvrtou bránu, která umožnila vynikající prostup elektrických signálů skrz a mezi jinými tranzistory na čipu," řekl Dr. Huiming Bu, ředitel oddělení Silicon Integration and Device Research společnosti IBM Research pro server TOP500. Její výzkumníci spolu s kolegy ze SUNY Polytechnic Institute pracují na nanoplátkových polovodičích v laboratoři již více než 10 let. Nyní se podle všeho technologie začíná blížit ke komercionalizaci. Podle výzkumníků je to poprvé, co se podařilo prokázat, že je možné, aby se tyto nanoprojekty vyráběly s vyššími výkony než srovnatelná zařízení vyrobená technologií FinFET (Fin Field Effect Transistor), což je 3D polovodičová technologie, kterou začal Intel používat v komerčních čipech v roce 2012. Následně byla přijata i dalšími výrobci polovodičů (GlobalFoundries a TSMC). Většina výrobců čipů hodlá používat některou verzi softwaru FinFET prostřednictvím uzlu 7 nm. Ale jak se velikost tranzistorů zmenšuje, jsou zapotřebí stále tenčí a jemnější struktury, což jejich výrobu značně ztěžuje.

Perspektivní novinka využívající dosavadní postupy
Pro výrobu 5nm čipů bude využita stejná litografie Extreme Ultraviolet (EUV) jako pro 7nm čipy IBM testovacích uzlů, které společnost představila předloni, a jež umožňuje dosáhnout na čipu 20 mld. tranzistorů, zatímco nový nanoplátový postup zvyšuje jejich počet až na 30 mld. Výzkumníci našli způsob, jak využít technologii EUV pro přizpůsobení šířky nanovláken v rámci jednoho výrobního procesu nebo návrhu čipů. Tato nastavitelnost podle tvůrců nového čipu umožňuje jemné doladění výkonu a výkonu pro určité obvody - něco, co není možné s dnešní FinFET tranzistorovou architekturou, která je omezena výškou struktury přenášející proud. Ačkoli čipy FinFET lze škálovat až na 5nm, zmenšení mezer mezi jejich strukturami jednoduše neumožňuje zvýšit tok pro vyšší výkon.
Pokud vše půjde podle plánu, Samsung a GlobalFondries budou moci místo FinFET přejít na nanoplátkovou technologii s 5nm uzly, protože jako partneři aliance IBM budou mít plný přístup k této technologii, neboť sdílejí patenty spojené se strukturou a výrobou nanoplátkového tranzistoru. Hromadná výroba nanoplátkových tranzistorů by se tak mohla uskutečnit během několika let, což bude záviset na přesunu těchto technik do výrobního prostředí.

Vyplatí se to vůbec?
Nejnovější vývoj tak pravděpodobně vyvrací argumenty o omezené životaschopnosti Moorova zákona. Ale bezprostřední cíl zmenšování velikosti tranzistorů až na 5 nm - ať už jde o rychlost podle Mooreova zákona, nebo ne - se zdá být životaschopnou cestou. Vědci navíc předpokládají možnost zmenšit nanoplátkové tranzistory i za 5nm hranici pomocí různých materiálů. Nicméně ekonomika budování nanoplátkových výroben ještě musí být vypracována a rozhodně nepůjde o levnou záležitost - Intel hodlá vynaložit 7 mld. dolarů na vybudování 7nm továrny v Arizoně, zatímco GlobalFoundaries plánuje modernizovat svůj maltský a newyorský závod a stěží lze předpokládat, že zařízení založené na nové technologii by bylo méně nákladné. Nicméně enormní nárůst výpočetní poptávky vede k tomu, že některé ekonomické argumenty proti trendu zmenšování tranzistoru jsou irelevantní. Analytici se domnívají, že dokonce i 10 až 20 mld. dolarů by mohlo být životaschopnou investicí, vzhledem k neustále rostoucím nárokům na výpočetní kapacity z oblastí jako umělá inteligence, virtuální realita, internet věcí a mobilních zařízení, nemluvě o superpočítačích. Současně se stává stále dražší i energie pro výpočetní výkon, a to jak v provozních nákladech, tak z hlediska vlivu na životní prostředí, takže slibná vyšší účinnost a nižší spotřeba nové technologie jí dávají slušnou perspektivu.

Publikováno: 1. 9. 2017 | Počet zobrazení: 2387 425